Haut BRAS de conseil de développement du débit de port TMS320C6748-DEV, panneau inclus de bras de circuit de LSI de Digital DSP

Conseils de développement de TMS320C6748-DEV, carte de LSI de Digital DSP

Description de produit détaillée

TMS320C40 : Processeur de signaux numériques à point mobile (DSP) de la plus haute performance

– “320C40-60 : 33 durées de cycle d'instruction de NS, 330 BALAIS, 60 MFLOPS, 30 MIPS, octets de 384M/s

– “320C40-50 : durée de cycle d'instruction de 40 NS

– “320C40-40 : durée de cycle d'instruction de 50 NS

Six ports de communications

Coprocesseur d'accès mémoire direct de Six-canal (DMA)

Choisissez - la conversion de cycle à et du format IEEE-754 à point mobile

Choisissez le cycle, 1/x, 1/SQRT (x)

Source - codez compatible avec TMS320C3x

Choisissez - faites un cycle 40-Bit à point mobile, multiplicateurs à 32 bits de nombre entier

Douze registres 40-Bit, huit registres auxiliaires, 14 compteurs d'instruction, et infidèles

Balayage de frontière d'IEEE 1149,1 (JTAG) compatible

Deux données externes et bus d'adresses identiques soutenant les systèmes mémoire partagés et le Donnée-Rate élevé, simples - transferts de cycle :

– Taux élevé de Port-données de 120M Bytes/s (“C40-60) (chaque autobus)

– données du programme 16G-Byte continu/espace d'adressage périphérique

– Demande de Mémoire-Access d'arbitrage rapide et intelligent d'autobus

– L'Adresse-autobus distinct, Donnée-autobus, et Contrôle-permettent des goupilles

– Quatre ensembles souvenirs de vitesse de soutien de signaux de Mémoire-contrôle de différents dans le matériel

325 - Rangée en céramique de grille de Pin (suffixe de GF)

Fabriqué utilisant 0,72 μm a augmenté la technologie de CMOS implantée par représentation (EPIC) par Texas Instruments (TI)

Remise de Logiciel-Communication-port

Autobus programme, données, et de coprocesseur internes distincts de DMA pour l'appui de l'entrée-sortie concourante massive (I/O) du flux de programme et de données, maximisant la représentation soutenue de (CPU) d'unité centrale de traitement

Sur - cachette et Double-Access/Simple-cycle RAM de programme de puce pour la mémoire accrue - accédez à la représentation

– cachette de l'instruction 512-Byte

– octets 8K de simple - programme ou données RAM de Double-Access de cycle

– Programme basé sur ROM Bootup de soutiens de chargeur de botte utilisant 8, 16-, ou à 32 bits

Souvenirs ou un des ports de communication

L'horloge IDLE2 - arrêtez le mode de puissance-Vers le bas

opération 5-V

Notre Serices :

Pourquoi choisissez-nous N&S Co ÉLECTRONIQUE, .LTD ?

Nouvelle et originale qualité :

Toutes les pièces sont originales des fabricants célèbres internationaux.

Prix concurrentiel :

Toute la base de citation sur le prix du marché rapide, la quantité d'ordre important et la réponse rapide.

La livraison rapide et économique :

Toute l'expédition peut être s'chargent de la livraison sur ou avant date de livraison confirmée, le client peut arranger reprennent par votre propre expéditeur,

également nous pouvons fret aérien foryouby d'arrangedelivery, DHL, et quelques conditions de livraison économiques par le fret payé d'avance.