Aperçu ProduitsConseil de développement de bras

LPC1752 panneau de développement de bit du BRAS 32 64 KB SRAM avec l'Ethernet/centre serveur d'USB 2,0

Certificat
Chine N&S ELECTRONIC CO., LIMITED certifications
Chine N&S ELECTRONIC CO., LIMITED certifications
Examens de client
Nous sommes revenus complètement des excellents souvenirs, N&S est une organisation très bonne. Vraiment expert pour des affichages à cristaux liquides.

—— ANDY

Nous voudrions féliciter le service que nous avons reçu de cette société qui a sans faute organisé notre canalisation d'alimentation de panneau d'affichage à cristaux liquides.

—— M.H. Thatcher

Si je prévois un autre ordre de panneau d'affichage à cristaux liquides je n'hésiterai pas à vous contacter encore.

—— Alejandro

Je suis en ligne une discussion en ligne

LPC1752 panneau de développement de bit du BRAS 32 64 KB SRAM avec l'Ethernet/centre serveur d'USB 2,0

LPC1752 panneau de développement de bit du BRAS 32 64 KB SRAM avec l'Ethernet/centre serveur d'USB 2,0
LPC1752 panneau de développement de bit du BRAS 32 64 KB SRAM avec l'Ethernet/centre serveur d'USB 2,0 LPC1752 panneau de développement de bit du BRAS 32 64 KB SRAM avec l'Ethernet/centre serveur d'USB 2,0

Image Grand :  LPC1752 panneau de développement de bit du BRAS 32 64 KB SRAM avec l'Ethernet/centre serveur d'USB 2,0

Détails sur le produit:
Certification: CE
Numéro de modèle: LPC1752

LPC1752 panneau de développement de bit du BRAS 32 64 KB SRAM avec l'Ethernet/centre serveur d'USB 2,0

description de
P/N.: LPC1752 Type: BRAS à 32 bits Cortex-M3 MCU
Surligner:

Conseil de développement de cortex de BRAS

,

Conseils de développement de microcontrôleur

LPC1752 LE BRAS à 32 bits Cortex-M3 MCU jusqu'à l'éclair de 512 kB et 64 au kB SRAM avec l'Ethernet, le centre serveur d'USB 2,0/Device/OTG, PEUT

1. Description générale


Les LPC1758/56/54/52/51 sont les microcontrôleurs basés par Cortex-M3 de BRAS pour incorporé
applications comportant un haut niveau de l'intégration et de la consommation de puissance faible. Le BRAS
Cortex-M3 est un noyau de prochaine génération qui offre des améliorations de système telles qu'augmenté
corrigez les caractéristiques et un de plus haut niveau de l'intégration de bloc de soutien.
Les LPC1758/56/54/52/51 fonctionnent aux fréquences d'unité centrale de traitement de jusqu'à 100 mégahertz. Le BRAS
L'unité centrale de traitement Cortex-M3 incorpore une canalisation de 3 étapes et emploie une architecture de Harvard avec
séparez les bus locaux d'instruction et de données aussi bien qu'un troisième autobus pour des périphériques. Le BRAS
L'unité centrale de traitement Cortex-M3 inclut également une unité interne de prefetch qui soutient spéculatif
embranchement.
Le complément périphérique du LPC1758/56/54/52/51 inclut le kB jusqu'à 512 de la cendre de fl
mémoire, kB jusqu'à 64 de la mémoire de données, MAC d'Ethernet, interface du dispositif d'USB/Host/OTG,
le contrôleur DMA D'usage universel de 8 canaux, 4 UARTs, 2 PEUT des canaux, 2 contrôleurs de SSP,
Interface de SPI, 3 I
2
les interfaces de C-autobus, 2 entrés plus 2 ont produit I
2
interface de S-autobus, canal 6
12 bit CDA, 10 bit DAC, contrôle de moteur PWM, interface d'encodeur de quadrature, général 4
purpose les minuteries, l'usage universel produit par 6 PWM, horloge temps réel (RTC) de puissance très réduite
avec l'offre de batterie distincte, et jusqu'à 52 bornes d'usage universel d'entrée-sortie

2. Caractéristiques


ARMEZ le processeur Cortex-M3, fonctionnant aux fréquences de jusqu'à 100 mégahertz. Une mémoire
L'unité de protection (MPU) soutenant huit régions est incluse.
I
ARMEZ le contrôleur d'interruption Cortex-M3 dirigée niché par élément (NVIC).
I
Mémoire de programmation de cendre de fl de sur-puce de jusqu'à 512 kB. Accélérateur augmenté de mémoire de cendre de fl
permet l'opération ultra-rapide de 100 mégahertz avec des états d'attente zéro.
I
Dans-système programmant (ISP) et Dans-application programmant (IAP) par l'intermédiaire de la sur-puce
logiciel de chargeur-amorce.
I
la Sur-puce SRAM inclut :
N
KB jusqu'à 32 de SRAM sur l'unité centrale de traitement avec le bus de code local/données pour performant
Accès d'unité centrale de traitement.
N
Blocs de deux/un 16 SRAM de kB avec les voies d'accès distinctes pour une sortie plus élevée.
Ces blocs de SRAM peuvent être employés pour l'Ethernet (LPC1758 seulement), l'USB, et le DMA
mémoire, aussi bien que pour l'instruction d'usage universel et le stockage de données d'unité centrale de traitement.
I
Contrôleur DMA D'usage universel de huit canaux (GPDMA) sur l'AHB multicouche
matrice qui peut être employée avec le SSP, I
2
S-autobus, UART, l'analogique-numérique et
Périphériques de convertisseur numérique-analogique, signaux de match de minuterie, et pour
transferts de mémoire-à-mémoire.

LPC1752 panneau de développement de bit du BRAS 32 64 KB SRAM avec l'Ethernet/centre serveur d'USB 2,0 0

Coordonnées
N&S ELECTRONIC CO., LIMITED

Personne à contacter: savvy,ren

Téléphone: +8613302928193

Envoyez votre demande directement à nous (0 / 3000)